AD9959原理图PCB设计经验分享

【前言】

hello，大家好，我是钛叔，真的好久没见了，一晃都2020年了，新年一开年就陆续发生一系列让人措不及防的事，大伙都过了一个最为紧张的新年，截止到今天，疫情仍然在全球肆虐，好消息是国内的疫情算是逐步控制住了，希望大伙都能平平安安度过这次全球灾难。

言归正传，今天钛叔给大伙分享关于AD9959这个电路模块，掐指一算，距离上次更新模块博客都好几个月了。AD9959是一款数字频率合成器，之前钛叔博客也讲过类似的芯片，例如AD9854，AD9834，AD9910，AD9833等等，那么这款AD9959有什么特别的呢？第一，能够输出四路频率、相位独立可调的正弦波，相当于该芯片内部由4个直接频率合成器（DDS）构成内核；第二，配合恰当的寄存器设置，还可输出高达16阶的FSK、PSK、ASK调制波形和线性扫频、扫相、扫幅信号，最高输出频率能达200M；第三，它的功耗相对较低，四通道全速工作典型功耗大约0.58W！比较AD9854，这个功耗算是非常低的了。具体特点如下所示：

4个同步DDS通道(500 MSPS)
通道间独立的频率/相位/幅度控制
频率/相位/幅度变化的延迟匹配
出色的通道间隔离(>65 dB)
线性频率/相位/幅度扫描功能
高达16级频率/相位/幅度调制（引脚可选）
4个集成式10位数模转换器(DAC)
单独可编程DAC满量程电流
频率调谐分辨率：0.12 Hz或以上
14位相位偏移分辨率
10位输出幅度调整分辨率
串行I/O端口接口(SPI)具有增强数据吞吐量
软件/硬件控制省电功能
双电源供电（1.8 V DDS内核/3.3 V串行I/O）
多器件同步
可选4×至20× REFCLK乘法器(PLL)
可选REFCLK晶体振荡器
56引脚LFCSP封装

下面是芯片的框图，可以非常清晰看到芯片内部的拓扑结构。

【硬件电路设计】

整体原理图和PCB如下图所示，电路图上标注了相关的说明事项，PCB合理布局布线，所有器件都采用了3D模型(采用3D模型可以方便后期涉及结构方面的需求)。

下面再讲讲一些具体的设计细节

1、关于MCU部分，如下图所示AD9959的电源主要是由3.3V和1.8V构成，其中1.8V为DDS内核供电，芯片的主要功耗也是由这部分输出的；3.3V主要是为数字IO口接口即SPI供电。内核模拟部分(即AVDD)的供电需要放置足够的电容，钛叔原理图上是一并排放置的，但是实际布局上需要分别放置到AVDD管脚的附近。

2、关于电源部分，在设计电源之前，首先我们需要搞清楚整个电路的电源种类、每种电源的功耗及噪声要求，明白这些之后再来选择器件型号以及布线参数等。根据上图，我们知道整个电路就1.8V和3.3V两种类型，根据手册我们可了解到I_AVDD和I_DVDD的最大输出电流加起来不到350mA，采用常用的AMS1117即可满足要求，当然大家也可以选择我们以往设计中采用的LDO芯片SPX3819。如下图所示，3.3V和1.8V分别采用了两片AMS1117芯片，对于内核供电的AVDD和DVDD，可以增加一个电感或者0Ω电阻隔开。

对于自锁开关的使用，也需要注意功耗，就以下图韩国韩荣品牌的 K8-2213A型号来举例，参考该开关的手册可知道额定功率是 DC 30V 0.1A，也就是功率在3W左右，而我们后级总功耗参考AD9959手册最大在680mW，所以该自锁开关功率是满足要求的，如果后级功率大于3W，就要慎重考虑使用了，一旦超额，器件的正常使用及寿命都会存在很大风险。

另外说一下，AMS1117芯片网上很多假货，建议去嘉立创或者其他正规代购商城购买哈。

3、关于源，AD9959的源可以使用板载有源晶振，也可以采用外部时钟输入，因此这里的电路设计可参考钛叔下图所示，用一个排针来选择，需要注意的是如果采用外部源，信号线一定要选择高质量的屏蔽线，线长也不宜过长。（下图TP2为预留测试点，方便后期调试的时候打信号）

4、其他部分，①数据线上的串联电阻不宜过大，建议≤100Ω，该电阻的作用之前钛叔提到过，主要是高速线上添加，低速线可直连，作用一是减少信号的反射、避免震荡，作用二是减少高速信号边沿的陡峭程度从而减少高频噪声以及过冲。②输出信号可增加200M的低通滤波链路，使波形更稳定(该信号频率不算很高，此处的电感可采用绕线高频电感也可采用叠层电感)。